请教些关于FIR滤波器的FPGA实现中遇到的一些问题：1、在用matlab的fdatool设计滤波器生成系数时,里面的滤波器采样频率Fs是只要满足奈奎斯特定理就行了吗?譬如,我用40MHz采样速率的AD采集5MHz频

来源：学生作业帮助网编辑：作业帮时间：2024/05/05 07:53:27

请教些关于FIR滤波器的FPGA实现中遇到的一些问题：1、在用matlab的fdatool设计滤波器生成系数时,里面的滤波器采样频率Fs是只要满足奈奎斯特定理就行了吗?譬如,我用40MHz采样速率的AD采集5MHz频
请教些关于FIR滤波器的FPGA实现中遇到的一些问题：
1、在用matlab的fdatool设计滤波器生成系数时,里面的滤波器采样频率Fs是只要满足奈奎斯特定理就行了吗?譬如,我用40MHz采样速率的AD采集5MHz频率的数据,经FIR滤波,这里的Fs怎么确定,是40MHz,还是大于10MHz就行了?
2、我采集的数据都是正数,而fda生成的系数有负的,对这负系数采用什么编码方法啊?
3、最后的数据需要截位,一般截哪些位啊?
暂时就这些问题,不甚感激!
就是第一个问题里的FIR数字滤波器的时钟频率和采样频率Fs有关吗?时钟频率要求等于Fs还是任意设置?

请教些关于FIR滤波器的FPGA实现中遇到的一些问题：1、在用matlab的fdatool设计滤波器生成系数时,里面的滤波器采样频率Fs是只要满足奈奎斯特定理就行了吗?譬如,我用40MHz采样速率的AD采集5MHz频
1、理论上大于10m就ok了,但是实际中肯定要留有余量的,40m可以,主要看你的主频能做到多少了.
2、不管是正数还是负数,在FPGA中最好都用补码表示.
3、截位当然是截断最低的位,高位截断了数据就错了.
还有问题就是你这样做肯定只能用并行的方法来做了,因为你用大于10m的采样频率,如果你用10阶的FIR滤波器,同时需要9个乘法器,不知道你的数据是多少位的,也不知道你的FIR是多少阶的,如果位数宽,且阶数多的话,你的FPGA可能没有这么多的乘法器,
还有不知道FPGA里面的乘法器是不是补码乘法器,如果不是的话,你的数据表示方法如果用补码的话,乘法之前要求原码,乘法器之后还要再求补码,可能得不偿失,这样的话可以考虑用原
码表示整数和负数.
关于补充：你的第一个问题没有提到时钟频率啊.
如果你的时钟频率比采样频率高很多的话,就可以用串行的方法来做,这样的话需要很高的时钟频率,但是省资源（乘法器和加法器）,如果你没有很高的时钟,只能串行做,这种方法适用于时钟频率等于或者略大于时钟频率.

用FPGA如何实现fir滤波器的设计请教些关于FIR滤波器的FPGA实现中遇到的一些问题：1、在用matlab的fdatool设计滤波器生成系数时,里面的滤波器采样频率Fs是只要满足奈奎斯特定理就行了吗?譬如,我用40MHz采样速率的AD采集5MHz频 FIR滤波器在FPGA实现中,AD/DA外部时钟和内部滤波器采样时钟该如何确定? 我是电子的,请问基于FPGA的FIR滤波器的设计的大体思路如何? FFT和FIR滤波器是什么关系呢?FFT是实现FIR滤波器的一种,这种说法行不? 如何用fpga实现f.i.r数字滤波器还想问一下在什么软硬件环境下调用ip核,具体如何把IP核和Matlab产生的滤波器系数写到芯片上?俺是菜鸟,我做的是FIR数字低通滤波器,如有相关源程序可以参考一请教一下matlab的fir滤波器设计,已知频率响应的表达式,要如何编写代码设计滤波器呢? 基于FPGA设计FIR滤波器,要用到quartus,modelsim和dsp builder,求大神推荐相关书籍分不多,希望大家给我推荐本中文书看看。 MATLAB中FIR滤波器如何设计 IIR与FIR滤波器的异同简述iir,fir滤波器的优缺点系数对称的FIR滤波器是什么意思? FIR,IIR滤波器是什么意思FIR, matlab与dsp的相关问题请教几个问题：1、matlab如何与dsp进行通信2、怎样将matlab中编写的fir滤波器程序转换成dsp识别的c语言3、dsp中fir滤波器的c语言如何编程解决任何一个问题,都万分感谢,呵呵请教!如何通过零极点图判断一个FIR滤波器是否具有线性相位响应已知系统的传输函数. fir滤波器原理谁会编辑fir滤波器的程序?或者告诉我哪里有也可以以下对FIR和IIR滤波器特性的论述中正确的是( )A.FIR滤波器主要采用递归结构B.IIR滤波器不易做到线性相位C.FIR滤波器总是稳定的D.IIR滤波器主要用来设计规格化的频率特性为分段常数的标准滤什么是FIR滤波器?